

⑫ 公開特許公報(A) 平4-49181

⑤ Int. Cl.⁵

B 66 B 1/18

3/00

5/02

識別記号

N

S

S

S

庁内整理番号

8308-3F

8308-3F

8308-3F

6862-3F

⑬ 公開 平成4年(1992)2月18日

審査請求 未請求 請求項の数 1 (全5頁)

⑭ 発明の名称 エレベータの群管理制御装置

⑯ 特 願 平2-155352

⑰ 出 願 平2(1990)6月15日

⑱ 発 明 者 永 田 康 弘 愛知県稲沢市菱町1番地 三菱電機株式会社稲沢製作所内
 ⑲ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号
 ⑳ 代 理 人 弁理士 曾我 道照 外5名

明 細 書

1. 発明の名称

エレベータの群管理制御装置

2. 特許請求の範囲

(1) 複数台のエレベータかごを群管理制御するエレベータの群管理制御装置において、同一のバス上に、乗場呼び制御、かご割り当て制御等を主として行なう第1の計算機と、学習制御を主として行なう第2の計算機と、これら第1の計算機および第2の計算機によって共有されるメモリと、前記第1の計算機および前記第2の計算機の異常を検出する異常検出手段とを設け、この異常検出手段により、前記第1の計算機および前記第2の計算機のいずれか一方の異常が検出された場合には、その計算機を前記バスから切り離し、残りの計算機により、両計算機の機能を実行させることを特徴とするエレベータの群管理制御装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、複数台のエレベータかごを集中制

御して効率よく運転するエレベータの群管理制御装置、特に、故障時に対して群管理制御の著しい機能低下を防止し得る信頼性の高いエレベータ群管理制御装置に関するものである。

〔従来の技術〕

第4図は、例えば、特開昭59-124667号公報に開示された従来のエレベータ群管理制御装置の構成を示すブロック図である。図において、(1)は第1の計算機であって、CPU(1a)、ROM(1b)およびRAM(1c)を持っている。同様に、(2)は第2の計算機であって、CPU(2a)、ROM(2b)およびRAM(2c)を持っている。(3)はこれら第1の計算機(1)と第2の計算機(2)との間に接続されてその動作状態を監視する故障検出ロジック回路、(4a)、(4b)はプログラマブル汎用的人出力インターフェイス素子としてPIA(ペリフェラルインターフェイスアダプタ)であって、それぞれ第1の計算機(1)、第2の計算機(2)に接続されて各CPU(1a)、(2a)によって管理されている。(5a)、(5b)・・・(5h)は複数台のエレベータかご(図示しない)の各々の運転

状態を制御するかご制御装置、(6a)は切換スイッチ(7a)を介してPIA(4a)または(4b)に接続されると共に乗場呼び登録ボタンHBに接続されている入出力バス、(6b)は切換スイッチ(7b)を介してPIA(4a)または(4b)に接続されると共に乗場呼び登録ランプHLに接続されている入出力バス、(6c)は切換スイッチ(7c)を介してPIA(4a)または(4b)に接続されると共に全てのかご制御装置(5a)、(5b)・・・(5h)と一緒に接続されている入出力バス、(6d)は切換スイッチ(7d)を介してPIA(4a)または(4b)に接続されると共に各かご制御装置に個別に接続されている入出力バスであって、これら入出力バス(6a)～(6d)はPIA(4a)および(4b)によって制御される。また切換スイッチ(7a)～(7d)は故障検出ロジック回路(3)の検出出力によって動作される入出力バス自動切換装置(7)を構成する。

従来のエレベータ群管理制御装置は上述したように構成されており、第1の計算機(1)および第2の計算機(2)が両方とも正常のときには、乗場呼び制御用の入出力バス(6a)、(6b)、かご制御装置

(5a)～(5h)の乗場呼び応答信号用の入出力バス(6c)は、故障検出ロジック回路(3)の検出出力が無いために入出力バス自動切換装置(7)の切換スイッチ(7a)、(7b)が図示の位置に在るので、PIA(4a)を介してCPU(1a)と接続され、第1の計算機(1)の制御下におかれている。これと同時に、かご制御装置(5a)～(5h)との通信用の入出力バス(6d)は、PIA(4b)を介してCPU(2a)と接続され、第2の計算機(2)の制御下におかれている。しかしながら、第1の計算機(1)が正常のまま、第2の計算機(2)が万一故障状態になったときには、かご制御装置(5a)～(5h)との通信用の入出力バス(6d)は、故障検出ロジック回路(3)からの検出出力によって切換スイッチ(7d)が切り換えられるので、PIA(4a)を介してCPU(1a)と接続され、第1の計算機(1)の制御下に入り、故障状態にある第2の計算機(2)から切り離される。逆に、第2の計算機(2)が正常なまま、第1の計算機(1)が故障状態になったときには、故障検出ロジック回路(3)からの検出出力によって切換スイッチ(7a)、

(7b)、(7c)が切り換えられるので、入出力バス(6a)～(6d)は全て第2の計算機(2)側に接続され、故障状態にある第1の計算機(1)から切り離される。

〔発明が解決しようとする課題〕

このような従来のエレベータ群管理制御装置においては、入出力バスの入出力を切り換えるハードウェアの構成が非常に複雑であり、信号の入出力経路における信頼性が著しく低下してしまう。また、近年、群管理機能の向上に伴い第1、第2の計算機が扱う制御情報量が増大すると共に両CPU間でのデータ伝送量も増大しており、このような分離バスの構成では、効率の良い大規模なデータ伝送ができないという問題点があった。

この発明は、このような問題点を解決するためになされたもので、CPU間のデータ伝送を効率良くかつ大容量に行なえるようにして群管理機能の向上を計ると共に、2つの計算機による2重系構成を実現し、万一計算機的一方が故障しても、群管理制御上、著しい機能低下を生じないようにし

た信頼性の高いエレベータの群管理制御装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るエレベータの群管理制御装置は、同一のバス上に機能分担された第1および第2の計算機と、これら計算機によって共有されるメモリと、前記第1および第2の計算機の異常を検出する異常検出手段とを設けたものである。

〔作用〕

この発明においては、同一のバス上に設けられた共有メモリを介してデータ伝送を行うと共に、一方の計算機の故障が異常検出手段により検出された場合には、その計算機をバスから切り離し、他方の計算機により両計算機の機能を代行させる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第1図はこの発明に係るエレベータの群管理制御装置の一実施例を示すブロック図であり、図において、(50)はシステムバス、(10)、(20)は機能分担されたそれぞれ第1の計算機、第2の計算

機であって、その各々はCPU(1a),(2a); ROM(1b),(2b); RAM(1c),(2c); 種々の外部機器(図示しない)とのインターフェイスを行なう入出力I/F回路(1d),(2d)、システムバス(50)と各計算機内部バスとを接続するゲート、(1e),(2e)および各計算機がシステムバス(50)を使用するときにシステムバス(50)の専有を制御するバス調停回路(1f),(2f)を持っている。なお、バス調停回路(1f),(2f)により、ゲート(1e),(2e)の開閉が制御される。(30)はシステムバス(50)を通じて第1の計算機(10)および第2の計算機(20)と接続され、それらの動作状態を監視する異常検出回路、(40)はシステムバス(50)を介して第1の計算機(10)、第2の計算機(20)により共有されるメモリであって、この共有メモリ(40)により両計算機間で大容量のデータ伝送が可能となる。(60)はかご制御装置(5a)~(5b)との伝送を制御する伝送制御部であって、図示しないCOU, ROM, RAM、かご制御装置内I/F回路を持つのみならず、第1の計算機(10)と第2の計算機(20)とのデータ伝送を行なう2ポートメモ

リ(61)を持っている。そして(70)は乗場装置(図示しない)等を含めたその他の入出力I/Fである。

次に上述したように構成された群管理制御装置の動作を説明する。通常、第1の計算機(10)は乗場呼び制御、かご割り当て制御等を主として行い、第2の計算機(20)は、運行状態学習制御、交通予測等を主に行っている。第1の計算機(10)と第2の計算機(20)はそれぞれ共有メモリ(4)を通して、例えば操作制御情報など群管理制御上必要なデータの受け渡しを行う。システムバス(50)の専有は各計算機上に設けられているバス調停回路(1f),(2f)により、効率よく切り換えられる。かご制御装置(5a)~(5b)からのデータあるいは乗場からの入出力データ等は、伝送制御部(60)により処理され、2ポートメモリ(61)およびシステムバス(50)を通して第1の計算機(10)と受け渡される。

ここで、第1の計算機(10)が異常となった場合の動作について説明する。異常検出回路(30)により、第1の計算機(10)の異常が検出されると、異常検出信号(30a)がバス調停回路(1f)に入力され、

これによりバス調停回路(1f)はゲート(1e)に信号を出力してこのゲート(1e)を遮断し、第1の計算機(10)がシステムバス(50)より切り離される。その後、正常な第2の計算機(20)は、第1の計算機(10)の機能を代行する。逆に、第2の計算機(20)の異常が検出されると、異常検出信号(30b)がバス調停回路(2f)に入力され、ゲート(2e)が遮断されるため、第2の計算機(20)はシステムバス(50)より切り離される。その後、正常な第1の計算機(10)は、第2の計算機(20)の機能を代行する。

第2図、第3図はそれぞれ第1の計算機(10)の中のCPU(1a)、第2の計算機(20)の中のCPU(2a)によるエレベータ全体の処理の流れを示すフローチャート図である。

第2図において、第1の計算機(10)のプログラムがスタートすると、まず、ステップ(211)で、各部の初期設定がされる。次に、伝送制御部(60)内の2ポートメモリ(61)を介して得られる乗場情報あるいはかご情報と第2の計算機(20)で作成された制御パラメータとをもとに、ステップ(212)

で乗場呼び制御処理を、そしてステップ(213)でかご割り当て制御処理を実行する。ステップ(214)では異常検出回路(30)により第2の計算機(20)の異常が検出されたかどうかを判断し、異常が検出されず、正常であることが分かれば、ステップ(212)に戻って同様の処理を繰り返す。もし、異常が検出されたならば、ステップ(215),(216)で本来、第2の計算機(20)で実行している運転状態学習制御、制御パラメータ作成の代行処理を実行し、その後にステップ(212)に戻って以後、同様の処理を繰り返す。

次に、第3図において、第2の計算機(20)のプログラムがスタートし、ステップ(311)で、各部の初期設定がされると、ステップ(312)で、異常検出回路(30)により第1の計算機(10)の異常が検出されたかどうかを判断し、正常であれば、ステップ(315)で過去のエレベータの動作から、ビル固有の交通の特徴を学習して近い将来の交通を予測するといった運行状態学習制御処理を行い、これをもとにステップ(316)で第1の計算機(10)が

かご割り当てのために使用される制御パラメータ作成処理を実行する。その後、ステップ(312)に戻って同様の処理を繰り返す。ステップ(312)でもし第1の計算機(10)の異常が検出されると、ステップ(313)、(314)で、本来、第1の計算機(10)で実行している乗場呼び制御、かご割り当て制御の代行処理を実行し、その後にステップ(315)に移り、先に述べた処理を実行し、以後、同様の処理を繰り返す。

更に、第1の計算機(10)と第2の計算機(20)の両者が共にダウンした場合には、伝送制御部(60)によりこれが検出され、サービス階に対して各階停止やスキップ運転などのバックアップ運転を行うようになっており、最低限の機能の維持が行える。

なお、上記実施例では、第1の計算機(10)および第2の計算機(20)の異常検出手段として、まとめて異常検出回路(30)を設けたが、これを各計算機内部にそれぞれ分離して設けてもよい。また、異常検出手段として、異常検出回路(30)を設けず、

共有メモリ(40)を使用して、第1の計算機(10)、第2の計算機(20)により相互に伝送データが正常であることを確認するなどソフトウェアによる異常検出手段を構成しても同様の効果を奏する。

[発明の効果]


以上、詳述したように、この発明は同一のバス上に機能分担された第1および第2の計算機と、これら計算機によって共有されるメモリと、前記第1および第2の計算機の異常を検出する異常検出手段とを設けたので、各計算機でより複雑な処理が可能となるだけでなく、両計算機間で大容量のデータ伝送を効率良く行うことができ、群管理機能の向上を計ることができる。また、万一両計算機的一方が故障しても、他方の計算機がその機能をバックアップする二重系構成であり、その場合には、故障した計算機をバスから切り離すだけで良いため、信頼性の高いバックアップが可能となり、群管理機能の著しい低下を防止することができるという効果を奏する。

4. 図面の簡単な説明

第1図はこの発明の一実施例を示すブロック図、第2図は第1の計算機の処理例を示すフローチャート図、第3図は第2の計算機の処理例を示すフローチャート図、第4図は従来のエレベータの群管理制御装置を示すブロック図である。

図において、(10)は第1の計算機、(20)は第2の計算機、(30)は異常検出回路、(40)は共有メモリ、(50)はシステムバスである。


代理人 曾我道照



第1図

第2図

第3図



第4図

